国开（XX电大）《计算机组成原理》网上形考任务试题及答案
形考任务一
一、单项选择题（每小题6分，共36分）
1.下列数中最小的数是_____。(B)
A.（1010011）2
B.（42）8
C.（10011000）BCD
D.（5A）16
2.某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为_____，最小负小数为_____。(C)
A.
B.
C.
D.
3.两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时_____。(D)
A.会产生溢出
B.也有可能产生溢出
C.不一定会产生溢出
D.一定不会产生溢出
4.已知[X]原=010100，[X]反=_____。(A)
A.010100
B.001011
C.101011
D.101100
5.已知[X]原=110100，[X]补=_____。(D)
A.110100
B.001011
C.101011
D.101100
6.已知[X]原=110100，[X]移=_____。(B)
A.101100
B.001100
C.101011
D.011011
二、多项选择题（每小题9分，共36分）
1.机器数中，零的表示形式不唯一的是_____。(ACD)
A.原码
B.补码
C.移码
D.反码
2.ASCII编码_____。(BC)
A.是8位的编码
B.是7位的编码
C.共有128个字符
D.共有256个字符
E.有64个控制字符
3.相对补码而言，移码_____。(BD)
A.仅用于表示小数
B.仅用于浮点数的阶码部分
C.仅用于浮点数的尾数部分
D.1表示正号，0表示负号
4.当码距d=4时，海明校验码具有_____。(ABDF)
A.检错能力
B.纠错能力
C.只能发现1位错，但不能纠错
D.能发现1位错，并纠正1位错
E.能发现2位错，并纠正1位错
F.能发现2位错，并纠正2位错
三、判断题
1.定点数的表示范围有限，如果运算结果超出表示范围，称为溢出。
对
2.浮点数数的表示范围取决于尾数的位数，精度取决于阶码的位数。
错
3.奇偶校验码可以检测出奇数个位的错误，但不能确定出错的位置。
对
4.两补码相加，采用1位符号位，当最高位有进位时表示结果产生溢出。
错
形考任务二
一、单选题
1.加法器采用并行进位的目的是_____。
A.提高加法器的速度
B.快速传递进位信号
C.优化加法器结构
D.增强加法器功能
2.组成一个运算器需要多个部件，但下面所列_____不是组成运算器的部件。
A.状态寄存器
B.数据总线
C.算术逻辑运算单元
D.地址寄存器
3.运算器的主要功能是进行_____。
A.逻辑运算
B.算术运算
C.逻辑运算和算术运算
D.只作加法
4.浮点数范围和精度取决于_____
。
A.阶码的位数和尾数的位数
B.阶码采用的编码和尾数的位数
C.阶码和尾数采用的编码
D.阶码采用的位数和尾数的编码
5.逻辑运算中的“逻辑加”是指_____。
A.与运算
B.或运算
C.非运算
D.异或运算
6.下列说法正确的是
。
A.采用双符号位补码进行加减运算可以避免溢出
B.只有定点数运算才有可能溢出，浮点数运算不会产生溢出
C.只有将两个正数相加时才有可能产生溢出
D.只有带符号数的运算才有可能产生溢出
二、多选题
7.请从下面表示浮点运算器的描述中选出描述正确的句子是_____。
A.浮点运算器可用两个定点运算器部件来实现
B.阶码部件可实现加、减、乘、除四种运算
C.阶码部件只进行阶码相加、相减和比较操作
D.尾数部件只进行乘法和除法运算
8.对于阶码和尾数都用补码表示的浮点数，判断运算结果是否为规格化，错误的方法是_____。
A.阶符和数符相同
B.阶符和数符相异
C.数符与尾数小数点后第一位数字相同
D.数符与尾数小数点后第一位数字相异
三、判断题
9.运算器内部寄存器的个数与系统运行的速度无关。
（
）
错
10.MIPS计算机的运算器部件，主要由128个寄存器组成的寄存器堆和一个执行数据运算的ALU组成。（
）
对
11.运算器芯片Am2901包含三组三位控制信号，分别用来控制8种运算功能，8个数据来源和选择运算结果并输出的功能。（
）
对
12.浮点数数的表示范围取决于尾数的位数，精度取决于阶码的位数。
（
）
错
形考任务三
一、单选题
1.计算机硬件能直接识别和运行的只能是_______程序。（A）
A.机器语言
B.汇编语言
C.高级语言
D.VHDL
2.输入输出指令的功能是_______。（C）
A.进行算术运算和逻辑运算
B.进行主存与CPU之间的数据传送
C.进行CPU和I/O设备之间的数据传送
D.改变程序执行的顺序
3.指令执行时无需访问内存寻找操作数的寻址方式是_______。（D）
A.直接寻址方式
B.间接寻址方式
C.变址寻址方式
D.立即数寻址方式
4.变址寻址方式中，操作数的有效地址等于_______内容加上形式地址。（B）
A.基址寄存器
B.变址寄存器
C.堆栈寄存器
D.程序计数器
5.相对寻址方式中，若指令中地址码为X，则操作数地址为_______。（B）
A.X
B.(PC)+X
C.基地址+X
D.变址寄存器内容+X
6.堆栈寻址的原则是_______。（C）
A.先进先出
B.后进后出
C.后进先出
D.随意进出
二、多选题
7.指令中用到的数据可以来自_______。（ACE）
A.通用寄存器
B.微程序存储器
C.输入输出接口
D.指令寄存器
E.内存单元
F.磁盘
8.指令系统中采用不同的寻址方式的目的是_______。（DEF）
A.降低指令译码的难度
B.提高指令读取的速度
C.实现程序控制
D.缩短指令字长
E.扩大寻址空间
F.提高编程灵活性
三、判断题
9.一个指令周期通常包含读取指令、指令译码、ALU执行、内存读写和数据写回5个步骤。（）
错
10.计算机的指令越多，功能越强越好。（
）
错
11.直接寻址是在指令字中直接给出操作数本身而不再是操作数地址。（）
错
12.基地址寻址方式中，操作数的有效地址等于基址寄存器内容加上形式地址。（）
对
形考任务四
一、单选题
1.控制器的功能是_______。（B）
A.执行语言翻译
B.向计算机各部件提供控制信号
C.支持汇编程序
D.完成数据运算
2.在控制器中，部件_______能提供指令在内存中的地址，服务于读取指令，并接收下条将被执行的指令的地址。（D）
A.指令指针IP
B.地址寄存器AR
C.指令寄存器IR
D.程序计数器PC
3.每一条指令的执行时通常有①读取指令、②执行指令、③分析指令等几个步骤，他们的执行顺序应该是_______。（B）
A.①读取指令、②执行指令、③分析指令
B.①读取指令、③分析指令、②执行指令
C.③分析指令、②执行指令、①读取指令
D.②执行指令、①读取指令、③分析指令
4.硬连线控制器中，使用_______来区别指令不同的执行步骤。（C）
A.节拍发生器
B.指令寄存器
C.程序计数器
D.控制信号形成部件
5.微程序控制器中，机器指令与微指令的关系是_______。（D）
A.一条微指令由若干条机器指令组成
B.一段机器指令组成的程序可由一条微指令来执行
C.每一条机器指令由一条微指令来执行
D.每一条机器指令由一段用微指令编成的微程序来解释执行
6.指令流水线需要处理好_______3个方面问题。（A）
A.结构相关、数据相关、控制相关
B.结构相关、数据相关、逻辑相关
C.结构相关、逻辑相关、控制相关
D.逻辑相关、数据相关、控制相关
二、多选题
7.XX处理器包括_______。（AB）
A.运算器
B.控制器
C.主存储器
D.输入输出接口
8.下列的是_______。（ABC）
A.取指令操作是控制器固有的功能，不需要根据指令要求进行
B.指令长度相同的情况下，所有取指令的操作都是相同的
C.单总线CPU中，一条指令读取后PC的值是下一条指令的地址
D.计算机中一个字的长度是16位
三、判断题
9.程序计数器PC主要用于解决指令的执行次序。（）
对
10.微程序控制器的运行速度一般要比硬连线控制器更快。（）
错
11.每个指令执行步骤，控制器都将为计算机的各部件产生一个控制信号。（）
错
12.计算机的流水线中，每个阶段只完成一条指令的一部分功能，不同阶段并行完成流水线中不同指令的不同功能。（）
对
形考任务五
一、单选题
1.下列部件（设备）中，存取速度最快的是______。（B）
A.光盘存储器
B.CPU的寄存器
C.软盘存储器
D.硬盘存储器
2.某SRAM芯片，其容量为1K×8位，加上电源端和接地端，该芯片引出线的最少数目应为______。（D）
A.23
B.25
C.50
D.20
3.在主存和CPU之间增加Cache的目的是______。（C）
A.扩大主存的容量
B.增加CPU中通用寄存器的数量
C.解决CPU和主存之间的速度匹配
D.代替CPU中的寄存器工作
4.RAM芯片串联的目的是
，并联的目的是______。（B）
A.增加存储器字长，提高存储器速度
B.增加存储单元数量，增加存储器字长
C.提高存储器速度，增加存储单元数量
D.降低存储器的平均价格，增加存储器字长
5.和辅助存储器相比，主存储器的特点是______。（A）
A.容量小，速度快，成本高
B.容量小，速度快，成本低
C.容量小，速度慢，成本高
D.容量大，速度快，成本高
6.采用虚拟存储器的目的是为了______。（B）
A.给用户提供比主存容量大得多的物理编程空间
B.给用户提供比主存容量大得多的逻辑编程空间
C.提高主存的速度
D.扩大辅存的存取空间
二、多选题
7.停电后存储的信息将会丢失_______。（ABC）
A.静态存储器
B.动态存储器
C.高速缓冲存储器
D.只读存储器
8.对主存储器的基本操作包括_______。（AB）
A.读出信息
B.写入信息
C.清除信息
D.转移信息
三、判断题
9.存储芯片中包括存储体、读写电路、地址译码电路和控制电路。(
)
对
10.使用高速缓存是为了提高主存的容量。(
)
错
11.使用高速缓存是为了提高主存的容量。(
)
错
12.在Cache的地址映像中，全相联映像是指主存中的任意一字块均可映像到Cache内任意一字块位置的一种映像方式。(
)
对
形考任务六
一、单选题
1.在数据传送过程中，数据由串行变并行或由并行变串行，这种转换是由接口电路中的______实现的。（B）
A.锁存器
B.移位寄存器
C.数据寄存器
D.状态寄存器
2.在独立编址方式下，存储单元和I/O设备是靠______来区分的。（A）
A.不同的地址和指令代码
B.不同的数据和指令代码
C.数据寄存器
D.状态寄存器
3.随着CPU速度的不断提升，程序查询方式很少被采用的原因是______。（D）
A.硬件结构复杂
B.硬件结构简单
C.CPU与外设串行工作
D.CPU与外设并行工作
4.中断允许触发器用来______。（D）
A.表示外设是否提出了中断请求
B.CPU是否响应了中断请求
C.CPU是否正在进行中断处理
D.开放或关闭可屏蔽硬中断
5.在采用DMA方式的I/O系统中，其基本思想是在____之间建立直接的数据通路。（B）
A.CPU与外设
B.主存与外设
C.CPU与主存
D.外设与外设
6.周期挪用方式常用于______的输入输出中。（A）
A.直接存储器访问方式
B.程序查询方式
C.程序中断方式
D.I/O通道方式
二、多选题
7.主机和外设可以并行工作的方式是_______。（BCD）
A.程序查询方式
B.程序中断方式
C.直接存储器访问方式
D.I/O通道方式
8.计算机的总线接口中，串行总线的特点是_______。（ABD）
A.成本低
B.线数少
C.速度快
D.传输距离长
三、判断题
9.按数据传送方式的不同，计算机的外部接口可分为串行接口和并行接口两大类。（
）
对
10.在三总线计算机系统中，外设和主存单元统一编制，可以不使用I/O指令。（
）
错
11.中断服务程序的最后一条指令是中断返回指令。（
）
对
12.同步通信方式下，所有设备都从同一个时钟信号中获得定时信息。（
）
对
《国开（中央电大）《计算机组成原理》网上形考任务试题及答案》由：卡耐基范文网整理
链接地址：http://www.gjknj.com/duwu/346257.html
转载请保留,谢谢!
